Searching PAJ

1/2 ページ

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-094731

(43)Date of publication of application: 07.04.1995

(51)Int.CI.

H01L 29/78 H01L 21/28

(21)Application number : 05-238443

(71)Applicant: TOSHIBA CORP

dickstein

(22)Date of filing:

24.09.1993

(72)Inventor: AKASAKA YASUSHI

SUGURO KYOICHI


ARIKADO TSUNETOSHI


(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57) Abstract:

PURPOSE: To provide a gate electrode with low resistance, by forming a uniform silicon nitride film on the surface of a metallic gate electrode.

CONSTITUTION: In a gate electrode, a polysilicon laver 6, a barrier layer 7 and a refractory metal layer 8 are deposited in multilayer on a gate insulating film 4 on a semiconductor substrate 1. A refractory metal silicide layer 9 is formed at least on the upper face or a side face of the refractory metal layer 8. In addition, a refractory metal silicide layer 9 is deposited on at least the upper face or side face of the refractory metal layer 8. Then, the metal layer 8 is covered with a silicon nitride film with the nitride layer 9 in between.





LEGAL STATUS

[Date of request for examination]

18.09.2000

[Date of sending the examiner's decision of

04.06.2002

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

.. >

23/ 28

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-94731

(43)公開日 平成7年(1995)4月7日


(51) Int.Cl.4	識別記号	F I F I			技術表	技術表示箇所	
H01L 29/78 21/28	301 T	7376 – 4M 7514 – 4M	нфіц	29/ 78	3 0 1	G	
	·		普查請求	未韓求	耐求項の数2	QL (全	6 頁)
(21)出顯番号 特顯平5-238443		(71)出顏人					
(22) 出顧日	平成5年(1993)9月		株式会社 神奈川以	生來芝 R川崎市幸区原川	(町72番地		
			(72)発明者	神奈川県	終志 県川崎市幸区小値 女 ど研究 開発セン		也 株
			(72) 癸明咨	須黒 ま	\$ —		
					R川崎市幸区小店 R芝研究開発セン		也狭
			(72) 発明者	有門 和	还 敏		
					U川崎市奉区小向 V <mark>芝研究</mark> 開発セン		也株
			(74)代理人		始江 武彦	· / r1	

(54) 【発明の名称】 半導体装置及びその製造方法

(57) 【要約】

【目的】 金属からなるゲート電極の表面に、均一なシ リコン章化膜を形成した、低抵抗のゲート電機を具備す る半導体装置を提供することを目的とする。

【構成】 半導体基板1と、この半導体基板1上にゲー ト絶録膜4を介して形成された、多結晶シリコン層6、 膵壁層で、及び高融点金属層8を積層させた構造からな るゲート電極を形成するに際し、前記高融点金属層8の 上面文は側面の少なくとも一方に高融点金属進化物層 9 を形成し、この珪化物層 9 を介して前記高融点金属層 8 の上面または側面の少なくとも一方をシリコン変化膜で 波復することを特徴とする。



(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-94731

(43)公開日 平成7年(1995)4月7日


(51) Int.Ci. ⁴ H 0 1 L 29/78 21/28	說別記号		FI			技術表示箇所		
	301 T	7376 – 4M 7514 – 4M	нфіџ	29/ 78	301	G		
			普查請求	未替求	請求項の数2	ΟL	(金 6	頁)
(21) 出朝番号)出顧番号 特願平5238443		(71) 出顏人	000003078				
(22) 出顧日	平成5年(1993)9月		株式会社 神奈川J	生來芝 R川崎市幸区堀川	判72署	地		
			(72) 発明者	神奈川県	終志 以川崎市幸区小位 女芝研究開発セン			株
			(72)発明者				•	
					別崎市幸区小点 V芝研究開発セン			採
			(72) 発明者					
					川崎市泰区小向 (芝研究開発セン			쑜
			(74)代理人			•	-	

(54) 【発明の名称】 半導体装置及びその製造方法

(57) 【要約】

【目的】 金属からなるゲート電極の表面に、均一なシ リコン変化膜を形成した、低抵抗のゲート電極を具備す る半導体装置を提供することを目的とする。

【構成】 半導体基板1と、この半導体基板1上にゲー ト絶縁膜4を介して形成された、多結晶シリコン層6. 障壁層で、及び高融点金属層をを積層させた構造からな るゲート重極を形成するに際し、削記高融点金属層8の 上面文は側面の少なくとも一方に高融点金属進化物層 9 を形成し、この珪化物層 9 を介して前記高融点金属層 8 の上面または側面の少なくとも一方をシリコン変化膜で 波覆することを特徴とする。



(2)

将開平1-94131

【特許請求の範囲】

【請求項1】半導体仍板と、この半導体態板上に形成さ れ、障壁層及び高融点金属層が積層された構造を有する 電極配線とを具備し、前記高融点免属層の上面又は側面 の少なくとも一方が高融点金属珪化物層で被覆され、こ の珪化物層を介して前記電極配線の上面または側面の少 なくとも一方がシリコン窯化膜で被覆されていることを 特徴とする半導体装置。

【讃求項2】半導体基板上に、障壁層及び高融点金属層 を積層させた構造を有する電極配線を形成する工程と、 シリコンを含む雰囲気中で熱処理を行うことにより、上 記高融点金属層の上面又は側面の少なくとも一方に強化 物層を形成する工程と、この珪化物層を介して、前記職 **層構造の上面又は側面の少なくとも一方にシリコン室化** 物を堆積する工程を具備することを特徴とする半導体装 置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に に関する。

[0002]

【従来の技術】近年、半導体集積回路の高集積化及び高 速化にはめざましいものがあるが、MOSFETを集積 回路の能動素子として用いる場合、ゲート電極の低抵抗 化は集積回路の高速化のための重要な要素となる。

(0003) ゲート低極の低抵抗化のための一つの方法 として、ゲート電極を、従来用いられていた多器品シリ コンの代わりに、Mo、W等の高融点金属の建化物、又 はこれら高融点金属の珪化物を多結晶シリコンと積層し 30 たものを用いることがある。高融点金属の建化物は、高 温の熱処理や薬品などに対して安定であり、多結晶シリ コンを用いたプロセスとの互換性が高いという利点があ

【0004】しかしながら、金鳳珠化物を用いる場合、 ゲートの高さを300~400 nmとしても数10Ω/ sa程度の層抵抗しか達成することが出来ない。層抵抗 を低くするためにゲートの高さを高くすれば、ゲート加 工の際のエッチングにおいて寸法変換差が大きくなった 選択比が充分でないため、ゲート酸化膜でエッチングが 止まらず、シリコン巫板をエッチングしてしまう等の不 具合が生じる。

【0005】 半導体集積回路のより一層の高速化の為。 例えば1Q/sR限度の層抵抗を、例えば400 n m以 下の高さのゲート電極において実現するためには、ゲー ト電極の材料として金属を用いることが考えられるが、 高温の熱処理や薬品に対し金属理化物ほど安定ではない ため、多結晶シリコンを用いたプロセスとの互換性は低 Ļ٠.

【0006】金属をゲート磁極の材料として用いる際 に、耐熱性や耐薬品性を描う方法として、ゲートの上 面、及び側面を保護膜で覆う方法が考えられる。保護膜 の条件としては、耐熱性、耐薬品性はもちろんである。 が、ゲート電極の側部に用いる場合には、ソース・ドレ インとの絶縁を保つ必要があることに注意すべきであ る。高温の酸化工程に於けるバリア性や弗酸を含む薬品 に対する安定性等を考慮すると、シリコン室化膜は最も 適した保護膜の一つと考えられる。

10 【0007】しかしながら、シリコン窒化膜を形成する 際にソースガスとしてNHI (アンモニア)を用いるた め、金属表面が不均一に室化され、シリコン窒化膜が不 均一に粒状成長するという問題がある。その様子を示し たのが図1である。これは180℃、0.5Torr、 NH3 : SiH2 Cl2 = 10:1の流量比でWからな るゲート電極8の表面にSiN磨10を推破したもので あるが、SiNが粒状成長している様子がわかる、 [0008]

【延明が解決しようとする課題】このように、MOSF 係り、特にMOS形半導体装置の電極、配線の形成方法 20 ETのゲート電極の材料として金属を用い、その表面に 耐熱性や耐薬品性を向上させる目的で保護膜としてシリ コン電化膜を形成する際に、金属表面がソースガスの一 つであるNH1 により不均一に室化されてしまい、その 結果、シリコン製化膜が不均一に粒状成長し、保護膜と しての性能が損なわれる。

> 【0009】そこで本発明の目的は、金属からなるゲー ト電極の表面に、均一なシリコン窒化膜を形成した、低 抵抗のゲート電極を具備する半導体装置を提供すること にある。

【0010】本発明の他の目的は、金属からなるゲート 電極の表面に、均一なシリコン室化膜を形成した。低低 銃の、従来プロセスとの互換性の高いゲート電極又は配 線の形成を可能とする半導体装置の製造方法を提供する ことにある。

[0011]

【課題を解決するための手段】上記課題を解決するため に本発明は、半導体基板と、この半導体基板上に形成さ れ、障壁層及び高融点金属層が積層された構造を有する 電極配線とを具備し、前記高融点金属層の上面又は側面 り、ゲート酸化膜とゲート電極材料との間のエッチング 40 の少なくとも一方が高離点金属壁化物層で被覆され、こ の使化物層を介して前記電極配線の上面または側局の少 なくとも一方がシリコン室化膜で被覆されていることを 符徴とする半導体装置を提供する。

> 【0012】更に本発明は、半導体系板上に、障壁層及 び高融点金属層を積層させた構造を有する越極配線を形 成する工程と、シリコンを含む雰囲気中で熱処理を行う ことにより、上記蔣融点金属層の上面又は側面の少なく とも一方に畦化物層を形成する工程と、この畦化物層を 介して、前記積縮構造の上面又は側面の少なくとも一方 50 にシリコン選化物を堆積する工程を具備することを特徴

(3)

特開平7-94731

とする半導体装置の製造方法を提供する。

【0013】本発明において、高融点金属層としては、 Ni, Mo、Ta, Nb、V等を用いることが出来る。 また、反応障壁層としては、TiN層、TiN層とSi N層との積層体を用いることが可能である。なお、この **障壁層は、例えばピアの下に多結品シリコン等の高融点** シリコン層と反応する物質から構成される層を形成する 場合には反応を防止する層となり、また、酸化シリコン 膜等の絶縁膜を形成する場合には、高融点金属の絶縁膜 が拡散すると、この絶縁膜中において、リーク電流が生 じ易くなる。

3

【0014】多結晶シリコン層は、不純物を含むもので ある。また、p型不純物をドープした多結品シリコンド とロ型不純物をドープした多結晶シリコン層とを同一基 板上に設けることも可能である。

【0015】本発明の方法において、熱処理雰囲気とし てのシリコンを含む雰囲気は、ジクロロシラン(SiH 2 C l i)、シラン(S i H i)、ジシラン(S i 2 H 事のシラン系化合物とすることが出来る。

farool

【作用】本発明によれば、多結晶シリコン層、反応障験 層、及び高融点金属層の積層体を、シリコンを含む雰囲 気中で熟処理することにより、高融点金属の表面に建化 物層を形成し、次いで、この珪化物層上にシリコン翼化 物を推復している。そのため、高融点金属の表面に直接 シリコン窒化物を形成する時に生ずる、シリコン窒化膜 の不均一な粒状成長が防止され、均一でかつ安定なシリ コン毀化物を、高融点金属層の保護膜として形成するこ とが可能である。

[0017]

【馬施例】以下、図面を参照して、本発明の実施例を説 明する。図1(a)~(d)は、本発明の第1の実施例 に係る半導体装置の製造工程を示す断面図である。ま ず、図1 (a) に示すように、p型シリコン基板1に熟 酸化によって厚さ600mm程度の索子分離角酸化膜2 と、厚さ8mm程度の酸化膜3を形成する。次いで、ト ランジスタのしきい値を合わせる目的で、必要に応じて イオン住入を行ない、不純物暦4を形成する。

を希弗酸等で剥離し、更に熟酸化により厚さ8mm积度 のゲート酸化膜もを形成する。ここで、ゲート酸化膜を 新たに形成し属すのは、イオン注入の際に形成された酸 化順中の欠陥を除去するとともに、接牲酸化を行って安 而を清浄化し、信頼性の高いゲート酸化膜を形成するた めである。続いて、滅圧CVD法により爪さしOOπm の多結晶シリコン隔6を形成した後、10KeVの加速 電圧、3×1015cm-2限度のドーズ量でAsをイオン 注入し、多結晶シリコン層6中に n 型不純物を導入す

【0019】 次に、図1(c)に示すように、反応性ス パッタリングにより、厚さ10nm程度のTiN囮7を 形成し、その上にスパッタリング法により厚さ100 n mのダングステン(W)層8を形成する。ここで、Ti N層8は、後の熱工程でWと多結品シリコンが反応し、 Wが多結晶シリコン中に拡散し、ゲート酸化膜を損なう ことを防止する隙壁層としての役割を有する。或いは、 TiN層7を形成する代わりに、スパッタリングの反応 室内で空表プラズマによって多結晶シリコン層6の表面 中への拡散を防止する層となる。絶縁膜中に高融点金属 10 を薄く(lnm程度)窒化するか、またはアンモニアを 含む雰囲気中でRTA(rapid thermal annealing) を行 うことで、薄く多粧晶シリコン層6の表面を窒化する か、更には、このような方法でシリコン表面を蛮化した 後、TiNE形成することによっても同様の反応防止の 効果は符られる。

> 【0020】次に、図1 (d) に示すように、LPCV D法によりW層8上にSiN層10を推積するが、これ にはまず、温度780℃、圧力0.5Torr程度の条 件でSiH2 Cl2 を10分間程度導入し、W層8の姿 20 面に薄い珪化物層 9 を形成した後に、同一の反応室内で SiH2 Clz とNH3 を導入し、厚さ100nmのS iN層10を推積する。このようにすることで、図2に 示すように、W層 8 の表面は不均一に関化されることが なく、SIN層IOは均一に推積される。

> 【0021】引き続き、通常の方法を用いて、SiN/ W/TiN/多結晶シリコンからなる積層体を所領の形 状にパターニングしてゲート電極を形成し、このゲート **道極をマスクとして用いて第2導電型の不純物イオンを 基板に注入することにより、ソース、ドレインを形成す** 30 る。その後、CVD法により層間絶縁膜としてSiO2 膜を推積し、このSIO2 膜にコンタクト孔を形成し、 Alの配線を形成することによりMOSFETが完成さ れる。

【0022】図3 (a) ~ (d) は、本発明の第2の実 施例に係る半導体装置の製造工程を示す断面図である。 まず、図3(a)に示すように、p型シリコン蒜板21 上に素子分離用の酸化膜22を形成し、ゲート酸化膜2 5を形成した後、多結晶シリコン層26を推復し、この 多結晶シリコン層26に40KeVの加速電圧、3×1 【0018】 灰に、図1 (b) に示すように、酸化應3 40 0¹⁵ c m⁻²程度のドーズ最でA s のイオン注入を行い、 次いで、Wと多結晶シリコンの反応を防止する層27を 設けた後にW暦28を惟顧し、更に、保護膜30を形成 し、ゲート電極を所留の形状にバターニングして、多層 構造のゲート電筒を得る。

> 【0023】ここで、保護膜30としては、第1の実施 例で述べた方法によりSiNを推顧してもよいし、常圧 CVD法やプラズマCVD法等の低温の推積法を用いて S i Oz 膜を推済しても良い。また、その後の工程を考 心し、充分な耐熱性や耐薬品性を有する他の絶縁膜や薄 30 電性の膜を用いても良い。

(4)

特開平1-9473 l

【0024】 次に、図3(b)に示すように、H2/N ≀ / H≀ Oの混合ガス雰囲気中で熱処理することで、W 贈28及び反応防止膜27は酸化されることなく、多緒 品シリコン昭26及び基板21の表面のみを酸化し、酸 化膜31を形成する。これは、ゲート酸化膜の岡端を厚 くすることによりゲート端の電界集中を緩和するためで ある。次に、ゲート電極をマスクとして用いて、20K e Vの加速電圧、1×1014cm⁻¹程度のドーズ量で、 Asのイオン住入を行ない、ドレイン端での電界集中を 領域32を形成する。

【0025】次いで、ゲート電極の側壁に絶縁膜を形成 するために、図3(c)に示すように、LPCVD法に より厚さ100nm程度のSiNM34を推積するが、 この場合も、第1の実施例で述べたように、まず温度で 80℃、圧力0.5 Torr程度の条件で、SiH2 C Iz を10分間程度導入し、W層28の側面に建化物層 33を形成した後に、同一の反応室内でにおいて、51 Hz Clz とNH; を導入し、厚さしOonmosiN 表面は不均一に窒化されることがなく、SiN図34は 均一に推樹される。

【0026】次に、図3 (d) に示すように、反応性イ オンエッチング(R(E)によりSiNをエッチバック する事によりゲート側壁(35)を形成する。引き続 き、通常の工程により、ゲート電極及びゲート側壁をマ スクとして用いて、40KeVの加速電圧、3×1015 cm-2程度のドーズ量で、Asのイオン注入を行い、ソ 一ス36a及びドレイン36bを形成する。なお、この 時、イオン注入のマスクとしてレジストを用いる場合 は、レジストを強布する以前に基板に熟酸化膜を形成 し、レジストから基板への汚染を防止する必要がある。 そのような場合、W層28の表面の建化物層33を厚く 形成し、耐酸化性をあらかじめ強化しておくことが有効

【0027】次に、CVD法によりSiOz 層を推積 し、このSiO2 層にコンタクト孔を形成した後、A1 等からなる配線を形成することにより、MOSFETが 完成される。

【0028】図4は、本発明の第3の実施例に係る半導 40 6…多結晶シリコン 体装置を示す断面図である。この実施例では、W間28 の側面に限らず、上面にも現化物層33を形成し、更に SiN層34を推積している。それ以外は、第2の実施 例と同様である。

【0029】なお、以上の実施例においては、Nチャネ ルーMOSトランジスタの製造方法について説明した。 が、不純物の海縄型を変えることでPチャネルーMOS トランジスクも同様の方法で製造できる。また、遺極配 線構造として、ゲート電極以外の構造に耐して本発明を 適用することが出来る。例えば、多層配線構造やコンタ 50 28…W (タングステン)

クト電極配線に対して適用可能である。

【0030】更に、以上の実施例では、金属としてWを 挙げたが、強化の際の温度、圧力、等を適当に変えるこ とでMo、Ta、Nb、V等の他の高融点金属を用いて も、同様の効果が得られる。また、反応障壁層として、 TIN以外に、ZIN、HIN、WNx 等のの高融点金 属金化物、TiC、TaC等の高融点金属炭化物等を用 いることが出來る。

【0031】 更にまた、ゲート構造も、上記した多結島 设和するためのいわゆるLDD(lightly doped drain) 10 シリコンの積層構造以外に、ゲート絶縁膜上に反応障壁 層及び高融点金属層を、この順に積層した構造とするこ とが可能である。その他、本発明の趣旨を逸脱しない範 囲で、様々な変形が可能である。

[0032]

【発明の効果】以上説明したように、本発明によれば、 多結晶シリコン層、反応障壁層、及び西融点金属層の積 層体を、シリコンを含む雰囲気中で熱処理することによ り、高融点金属の表面に珪化物層を形成し、次いで、こ の建化物層上にシリコン窒化物を推積している。そのた 暦34を推積する。このようにすることで、W暦28の 20 め、髙融点金属の表面に直接シリコン笔化物を形成する 時に生ずる、シリコン室化膜の不均一な粒状成長が防止 され、均一でかつ安定なシリコン窒化物を、高融点金属 層の保護膜として形成することが可能である。

【図面の簡単な説明】

【図1】 本発明の第1の実施例に係る半導体装置の製造 工程を示す断面図。

【図2】本発明の方法によりW表面にSiNが均一に成 長することを示す図。

【図3】本発明の第2の実施例に係る半導体装置の製造 30 工程を示す断面図。

【図4】本発明の第3の実施例に係る半導体装置を示す 断而図。

【図 5】 W表面のS i N粒状成長を示す図。

[符号の説明]

1…シリコン基板

2… 紫子分離

3…酸化胨

4…しきい値を合わせるための不純物層

5…ゲート酸化膜

7…反応防止膜(TiN)

8…W (タングステン)

9… 建化物槽

10…シリコン室化膜

21…シリコン基板

22…某子分離

25…ゲート酸化膜

26…多結晶シリコン

2.7 …反応防止膜

(5)


特闘平1-94131

30…保護膜

3 1 …酸化烧


3 2 … しDD領域







[21]


7








[図4]



[图5]




3 3 … 建化物層


3 4 …シリコン窒化膜


35…ゲート伽壁


[2 2]




[図3]









(6)

特開平1-94731

(手続浦正書)

【提出日】平成6年12月16日

【手続補正1】

【補正対象咨類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正內容】

【特許請求の範囲】

【請求項1】 半導体基板と、この半導体基板上に形成さ れた高融点金属層を有する整極配線とを具備し、前記高 融点金属層の上面又は側面の少なくとも一方が高融点金 処理化物層で被覆され、この建化物層を介して前記電極 配線の上面または側面の少なくとも一方がシリコン室化 膜で被覆されていることを特徴とする半導体装置。

【請求項2】半導体基板上に、高融点金属層を有する電 極配線を形成する工程と、シリコンを含む雰囲気中で熟 処理を行うことにより、上記高融点金属層の上面又は側 面の少なくとも一方に珪化物層を形成する工程と、この 珪化物層を介して、前記電極配線の上面又は側面の少な くとも一方にシリコン室化物を堆積する工程を具備する ことを特徴とする半導体装置の製造方法。

【手統補正21

【補正対象書類名】明細客

【補正対象項目名】 0 0 1 1

【補正方法】変更

【補正内容】

[0011]

【課題を解決するための手段】 上記課題を解決するため に本発明は、半導体基板と、この半導体基板上に形成さ れた高融点金属層を有する電極配線とを具備し、前記高 融点金属層の上面又は側面の少なくとも一方が高融点金 異味化物層で破覆され、この建化物層を介して前記意様 配線の上面または側面の少なくとも一方がシリコン室化 膜で波覆されていることを特徴とする半導体装置を提供 する。

【手続補正3】

【補正対象書類名】明細書

(補正対象項目名) 0012

【補正方法】変更

[捕正内容]

【0012】更に本発明は、半導体基板上に、<u>高融点金</u> 昼唇を有する電極配線を形成する工程と、シリコンを含 む雰囲気中で熱処理を行うことにより、上記高融点金属 層の上面又は側面の少なくとも一方に理化物層を形成す る工程と、この住化物層を介して、前記電極配線の上面 爻は側面の少なくとも一方にシリコン窒化物を堆積する 工程を具備することを特徴とする半導体装置の製造方法 を提供する。

【手統補正4】

dickstein

[補正対象書類名] 明細答

【補正対象項目名】 0 0 1 3

【補正方法】変更

【補正内容】

【0013】本発明において、豊極配線としては、障壁 **層及び高融点金属層が積層された構造を有するものが好** ましい。高融点金属層としては、NI、Mo、Ta、N b、V等を用いることが出來る。また、稼孽層として は、TiN層、TiN層とSiN層との積層体を用いる ことが可能である。なお、この障壁層は、例えばピアの 下に多結晶シリコン等の高融点シリコン層と反応する物 質から構成される層を形成する場合には反応を防止する 層となり、また、酸化シリコン膜等の絶縁膜を形成する 場合には、高融点金属の絶談膜中への拡散を防止する層 となる。絶縁膜中に高融点金属が拡散すると、この絶縁 膜中において、リーク電流が生じ易くなる。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0016

【補正方法】変更

【捕正内容】

[0016]

【作用】本発明によれば、高融点金属層をシリコンを含 む雰囲気中で熱処理することにより、高融点金属の表面 に珪化物層を形成し、次いで、この珪化物層上にシリコ ン窒化物を推積している。そのため、高融点金属の表面 に道接シリコン窒化物を形成する時に生ずる、シリコン 室化膜の不均一な粒状成長が防止され、均一でかつ安定 なシリコン選化物を、高融点金属層の保護膜として形成 することが可能である。